FuriosaAI e Broadcom desenvolvem chip de aceleração de IA com tecnologia de 2 nanômetros

A FuriosaAI e a Broadcom estabeleceram uma parceria para o desenvolvimento de um chip de aceleração de IA de alto desempenho, focado no segmento de inferência e no atendimento à crescente demanda por agentes de IA. O novo acelerador, que representa a terceira geração da empresa, será fabricado com a tecnologia de 2nm e integrará o padrão de memória HBM4/E.

Para viabilizar a arquitetura, a FuriosaAI utiliza as capacidades de embalagem avançada da Broadcom, permitindo a consolidação de múltiplos dies de silício em um único System-on-chip (SoC). O projeto prevê a integração de dois dies de computação de 2nm, dois controladores de IO e 12 sites de memória HBM4/E. Caso sejam adotados módulos de 36 GB por pilha (12 Hi), o hardware alcançará uma capacidade total de 432 GB.

A infraestrutura do chip também incorpora IPs de PCIe e Ethernet da Broadcom, visando ampliar a largura de banda e a conectividade em clusters de computação em escala de rack. Essa priorização da largura de banda, em detrimento do gerenciamento de threads típico de GPUs, tem como objetivo entregar maior eficiência e taxas de transferência de tokens superiores, otimizando cargas de trabalho reais, como a amostragem após o treinamento.

No aspecto de software, a empresa disponibiliza um SDK com compilador genérico que realiza o mapeamento automático de códigos PyTorch para o silício. Para operações que demandam maior precisão, a ISA virtual da FuriosaAI oferece um modelo de programação declarativa, que concede controle sobre o hardware sem as complexidades não determinísticas encontradas na programação de GPUs.

Este lançamento sucede a plataforma RNGD de 2ª geração, que já opera em produção em larga escala via processo de 5nm da TSMC, com design baseado em PCIe de 180W. A expectativa é que as amostras do acelerador de 3ª geração estejam disponíveis no primeiro semestre de 2028, visando a infraestrutura de data centers de próxima geração.