Google e Marvell desenvolvem chip de rede personalizado para otimizar processamento de dados em IA
Google e Marvell desenvolverão um chip de rede para TPUs, com fabricação prevista pela Intel até o fim de 2027. O componente visa sincronizar clusters de ASICs e será integrado ao TPU Humufish. O projeto envolve ainda a MediaTek no design de back-end e I/O
A Google firmou uma parceria com a Marvell para o desenvolvimento de um chip de rede personalizado destinado às suas Unidades de Processamento Tensorial (TPUs). O componente terá a função de conectar ASICs individualmente para criar sistemas de processamento de dados sincronizados, gerenciando a latência em tempo real, a sincronização operacional e o congestionamento do fluxo de informações entre clusters de ASICs.
A fabricação do chip deve utilizar os processos de litografia avançada da Intel, especificamente as tecnologias 18A ou 18AP, como alternativa aos gargalos produtivos da TSMC. A previsão é que a produção em larga escala ocorra até o final de 2027, integrando-se ao futuro TPU Humufish (TPUv8e). No projeto desse hardware, a Google desenvolve o die principal do ASIC, enquanto a MediaTek assume o design de back-end e as I/O, com a Intel responsável pelo empacotamento via EMIB e pela manufatura.
A demanda por essa infraestrutura de rede eficiente reflete a expansão dos centros de dados de IA, que concentram volumes massivos de CPUs, GPUs e ASICs. Atualmente, a Google opera TPUs em 11 regiões distintas globalmente, incluindo duas zonas de IA dedicadas, o que exige maior harmonia no ritmo operacional dessas instalações. O acordo amplia a posição de mercado da Marvell, que recebe apoio estratégico da liderança da NVIDIA.
