Huawei planeja usar empilhamento de chips 3D para elevar o desempenho do processador Kirin 9050

A Huawei planeja implementar a tecnologia de empilhamento de chips 3D no Kirin 9050, processador que deve equipar a linha Mate 90. A estratégia visa elevar a densidade de transistores e o desempenho do componente sem a necessidade de migrar para a litografia de 3nm.

Essa abordagem surge como resposta às limitações da SMIC, maior fabricante de semicondutores da China, que não consegue adquirir equipamentos de litografia EUV para a produção em massa de wafers de 5nm ou inferiores. Embora a SMIC e a Huawei tenham desenvolvido processos de 5nm utilizando equipamentos DUV, a produção em larga escala permaneceu concentrada na tecnologia de 7nm, devido aos custos reduzidos e aos rendimentos superiores.

Testes preliminares indicam que o Kirin 9050 consegue superar o A18 Pro da Apple, resultado que depende agora da capacidade da unidade de silício da Huawei em replicar a performance em escala comercial. Somado ao empilhamento 3D, o chip contará com o LogicFolding Design, arquitetura projetada para ampliar as velocidades de clock e a densidade de transistores.

Apesar dos dados de desempenho, ainda não há informações concretas sobre o consumo de energia do novo SoC. A ausência desses dados e a falta de detalhes sobre a metodologia dos testes comparativos com o chip da Apple geram incertezas sobre a eficiência do Kirin 9050 em dispositivos móveis, onde o controle térmico e a bateria são fatores determinantes, diferentemente de ambientes de teste controlados.