Intel desenvolve nova arquitetura de memória para dobrar a largura de banda em aceleradores de IA
A Intel, em parceria com SoftBank e SAIMEMORY, desenvolveu a arquitetura de memória Z-Angle Memory (ZAM) com largura de banda de até 5,3 TB/s por pilha. A tecnologia utiliza empilhamento vertical de nove camadas e empacotamento 3.5D, com previsão de produção industrial entre 2028 e 2030
A Intel desenvolveu a tecnologia Z-Angle Memory (ZAM), uma nova arquitetura de memória de alto desempenho projetada para superar as limitações da atual HBM em aceleradores de inteligência artificial e GPUs. A inovação, criada em parceria com o SoftBank e a subsidiária SAIMEMORY, visa eliminar gargalos de transferência de dados, prometendo entregar até 5,3 TB/s de largura de banda por pilha, o que representa aproximadamente o dobro da capacidade das soluções vigentes.
A estrutura da ZAM baseia-se em um empilhamento vertical de nove camadas, sendo oito dedicadas à DRAM e uma camada central para controle lógico. Esse design dispensa a necessidade de múltiplos controladores distribuídos, resultando em um sistema mais integrado e com menor complexidade operacional. Para viabilizar a alta velocidade de circulação de dados, a arquitetura utiliza cerca de 13,7 mil caminhos de interconexão via TSV (Through-Silicon-Via) e substratos de silício de 3 micrômetros entre as camadas, elevando a densidade para 0,25 Tb/s por mm².
Em termos de armazenamento, cada camada oferece aproximadamente 1,125 GB, totalizando 10 GB por pilha e podendo chegar a 30 GB em um pacote completo. A pilha possui dimensões de 15,4 x 11,1 mm (171 mm²). A solução adota ainda um modelo de empacotamento 3.5D, que integra elementos tridimensionais e horizontais, permitindo a inclusão de conexões avançadas de entrada e saída e fotônica de silício.
Um diferencial crítico da ZAM é a gestão térmica e energética. Enquanto a HBM enfrenta dificuldades com a concentração de calor ao adicionar camadas, a proposta da Intel evita que o calor atravesse a camada de fiação, otimizando a dissipação e reduzindo o consumo de energia, fator essencial para a viabilidade operacional de data centers.
O projeto surge como concorrente direto das futuras versões HBM4 e HBM4E, focando em demandas de IA generativa, simulações complexas e análise de dados em larga escala. A Intel detalhará a tecnologia durante o VLSI Symposium 2026, com a expectativa de que a produção industrial ocorra entre 2028 e 2030.